Bienvenido a Hardcore Modding

 Vivir el modding / Iniciarse en el modding 21 de julio de 2019 09:23   Modding  ·  Artículos  ·  Guías  ·  Guías de los usuarios  ·  Reviews  ·  Enviar Noticia ·  Top 10 ·  Temas

Minichat

gabilette :hola teo!
Tpm :Madre midar!!! sigue vivo!! 05/06/2019:eek:
tengoundvd1 :Años sin pasar por aqui!
Teotekaplan :26 de abril de 2019. Sigo vivo. Y esto parece que también. Saludos a los del futuro!
Teotekaplan :Hola!!! No recuerdo mi contraseña!!!
Rienzi :Hola soy nuevo aqui, donde puedo encontrar el tema de mejorar los laser verdes?
Rienzi :Teotekaplan
Cyg :Tanto tiempo. Cuantos de ustedes ya estan "modeados"?
El_Nene :Feliz Año nuevo viejunos!!!
spider :Un saludo a ese ADMIN que siempre está cuando lo necesitas: GRACIAS !!
cardoso :esta web la estudiarán los chavales en el futuro, aquí empezó todo. Saludos !!
yeipi :hola
yeipi :hola
suthell :Ciao
Cyg :Saludos familia!:)
telli-nova :17/05/2018 9:50 pm hay alguien?:(
telli-nova :hay alguien? :/ tengo dudas sobre formateo de disco :(
javituner :saludazo para todos!!!
javituner :Alucino que siga abierto despues de tantisimos años!!
javituner :VAMOS AHIII
Mooding-Machine :no puedo creer que esto siga vivo :eek: :eek:
IVAJ :Aún seguimos vivos :) :) :) , que pasa gente!
:)8):eek::(:@;):P9):O

 FAQFAQ   BuscarBuscar   Grupos de UsuariosGrupos de Usuarios   PerfilPerfil   Entre para ver sus mensajes privadosEntre para ver sus mensajes privados   ConectarConectar 

NOTA: explicación de Tiempos de Latencia
Ir a página   
 
Publicar nuevo tema   Responder al tema    Foros de discusión -> Hardware
Ver tema anterior :: Ver tema siguiente  
Autor Mensaje
rutger
Moderador
Moderador



País:
Sexo:
Registrado: 12 septiembre 2003
Mensajes: 2032
Ubicación: ..Burgos..

MensajePublicado: Mie, 29 Oct 2003 3:28 am    Asunto: NOTA: explicación de Tiempos de Latencia Responder citando

Releyendo mensajes en los foros, he visto un hilo (un tanto antiguo) q preguntaba, que qué demonios era la latencia de memoria, cómo se expresaba, y si eran mejores latencias bajas o altas..

Si nos referimos al diccionario nos dice q latencia es la cualidad o facultad de latente, y latente es algo oculto y escondido, que existe sin manifestarse (carajo Asustado )..

En informática los tiempos de latencia se refieren a tiempos de espera.
Para saber qué es la latencia de la memoria primero hay q ver cómo funciona..


imagen obtenida desde: http://www.legitreviews.com/article.php?aid=53

En primer lugar la ram se organiza en forma de matriz de filas "rows" y columnas "columns", q a su vez se agrupan en bancos "banks".. es decir es una matriz de 3 dimensiones, de filas y columnas dentro de bancos..

Cuando se solicita un dato dentro de la memoria hay q darle la dirección donde se contiene, se hará especificando el banco. Dentro de él la fila, y a su vez la columna dentro de la fila..

Una vez que se llega al principio de la lectura (todo lo q digo es análogo para escritura) se leen los datos en forma de ráfagas "bursts"

Es decir no se lee solo una posición sino ráfagas enteras, para ello se mantiene fija la fila y el banco y se va cambiando de columna para ir avanzando (si se llegase al final de fila, habría q cambiar a la siguiente, si se llegase al final de banco tb. habría q cambiar al siguiente).
Así hasta finalizar la lectura del "burst" de datos q interesa..

EL direccionamiento ser realiza mediante varias señales:

-Señal "ACTIVE": establece un banco de memoria como activo, tiene una duración mínima en ciclos.
Hasta q no concluyan los ciclos mínimos de la señal ACTIVE, no puede lanzarse una señal PRECHARGE para cerrar ese banco.
Hay q tener en cuenta q mientras un banco permanece activo está "bloqueado" para esa lectura/escritura, antes de poder volver a utilizarlo en otra lectura/escritura diferente hay q cerrarlo.

-Señal "RAS": Row Access Strobe, establece una fila dentro de un banco activo como seleccionada, esta señal consume varios ciclos para localizar la fila necesaria.

-Señal "CAS": Column Access Strobe, establece una columna dentro de una fila como seleccionada, esta señal consume varios ciclos para localizar la columna necesaria.

-Señal "PRECHARGE": cierra un banco de memoria activo, dejándolo libre para realizar sobre él otra lectura/escritura (lanzando otra señal ACTIVE con dirección a ese banco), consume un número de ciclos para realizar el cierre.

Pues bien.. las latencias aparecen del siguiente modo:

Se lanza una señal ACTIVE q activa el banco dentro del cual está la posición de memoria, "bloqueando" ese banco para otras lecturas/escrituras. Durará un mínimo de Ax ciclos.

Se lanza una señal RAS para localizar la fila dentro del banco, esta señal tardará Rx ciclos en completarse.

Un vez encontrada la fila, se lanza una señal CAS, esta señal tardará Cx ciclos en completarse..

Una vez completos los ciclos de las señales el dato está disponible en el bus, pero hay q seguir leyendo para completar el número de posiciones q completan el "burst" de datos q se lee

Con lo cual se vuelve a activar una señal CAS para avanzar a la siguiente columna dentro de la fila, y se añade una nueva latencia de Cx ciclos para completar la señal..

Habrá n señales CAS para completar la lectura del "burst" da datos, por tanto la latencia de la señal CAS será n*Cx

Un vez completada la lectura/escritura del "burst" se lanza una señal PRECHARGE para cerrar el banco activo y dejarlo libre para otra lectura/escritura, consumiendo esta señal Px ciclos.

NOTA: si no se hubiesen consumido los ciclos de la señal ACTIVE durante la lectura de las posiciones del "burst", habría q esperar hasta q concluyesen.

NOTA2: mientras esta señal esta activa puede haber señales ACTIVE a otros bancos, con lo cual, solo añade latencia si se quisiese acceder a ese banco en concreto mientras se está cerrando.

La latencia total de la lectura/escritura será del siguiente modo:
Ax>= Rx + n*Cx
T = Rx + n*Cx + Px

Se deduce de lo anterior q el banco debe estar activo un mínimo de tiempo (q podrá ser mayor o igual al tiempo de la lectura del "burst", mayor si el burst no consume los ciclos mínimos de la Señal ACTIVE, igual si los supera)

En la latencia total es "peso" de las distintas señales es diferente..

Se da una señal RAS, por n señales CAS..

La señal ACTIVE puede solaparse temporalmente con las anteriores llegando a no tener ninguna influencia sobre la latencia total

La señal PRECHARGE solo añadirá latencia real si se solicita otra señal ACTIVE sobre el mismo banco mientras sucede la señal PRECHARGE (mientras se está cerrando)

Por tanto se deduce q a la hora de obtener el tiempo total, la señal que más "pesa" es la señal CAS, q es la q suelen dar los fabricantes cuando se consulta las características sobre módulos de memoria.
Por ej. Kingstong DDR400 VALUERAM CL 2,5 --> CL = CAS Latency

Hasta ahora me he referido siempre a las latencias de memoria como los ciclos q tarda en completarse una señal..

Hay q tener en cuenta q una memoria DDR333 tiene 166 millones de ciclos por segundo (166*2=333), en cambio una DDR400 200 millones por segundo.

1/133*10^6 = 7,5 nanoSegs (10^-9)
1/166*10^6 = 6 nanoSegs
1/200*10^6 = 5 nanoSegs

Por tanto si tenemos una memoria con unas duraciones:
ACTIVE: 6
RAS: 3
CAS: 2,5
PRECHARGE: 3

Las latencias para esa Memoria serían:

/**
* NOTA: aquí calculo la suma de todas las señales de forma ideal,
* hay que tener en cuenta que esta suma solo es orientativa.
* Para averiguar la latencia real de una lectura o escritura,
* habría q tener en cuenta las consideraciones anteriores.
* ACTIVE, puede solaparse, y mientras sucede PRECHARGE solo
* habrá latencia si se quiere lazar otra ACTIVE sobe el mismo banco.
*
* Además considero que todos los datos del burst están en la misma fila
* por tanto solo ocurre RAS una vez (pero podría ser necesario cambiar
* de fila dándose la señal RAS m veces (típicamente m<<n)).
*
* Incluso puede ser necesario cambiar de banco, necesitándose señal
* ACTIVE en varios bancos (seguida de PRECHARGE para los mismos)
*/

DDR266(133x2):
ACTIVE____RAS_____nCAS___PRECHARGE
(6*7,5) + (3*7,5) + n(2,5*7,5) + (3+7,5) = 45 + 22,5 + 18,75n + 22,5 = 90 + 18,75n nanoSegs

DDR333(166x2):
(6*6) + (3*6) + n(2,5*6) + (3*6) = 36 + 18 + 15n + 18 = 72 + 15n nanoSegs

DDR400(200x2):
(6*5) + (3*5) + n(2,5*5) + (3*5) = 30 + 15 + 12,5n + 15 = 60 + 12,5n nanoSegs

Así se observa como al subir la frecuencia de la memoria bajan los tiempos de latencia (siempre y cuando las señales tenga la misma duración en ciclos)

Pero en la práctica suele ocurrir (ver si no páginas de fabricantes) q al subir la frecuencia de la memoria aumentan tb. los ciclos de las señales, o al menos el de la señal CAS (q por lo general es el único q indican).. por tanto hay q tener en cuenta la siguiente consideración..

Tengamos dos módulos de memoria:

DDR266(133x2) (ACTIVE6, RAS3, CAS2, PRECHARGE3)
(6*7,5) + (3*7,5) + n(2*7,5) + (3+7,5) = 45 + 22,5 + 15n + 22,5 = 90 + 15n nanoSegs

DDR400(200x2) (ACTIVE6, RAS3, CAS4 PRECHARGE3)
(6*5) + (3*5) + n(4*5) + (3*5) = 30 + 15 + 15n + 15 = 60 + 20n nanoSegs

COMPARACIÓN:
DDR266: 90 + 15n nanoSegs
DDR400: 60 + 20n nanoSegs

90 + 15n < 60 + 20n
90-60 < [20-15]n
30 < 5n
n > 30 / 5
n > 6

Si el "burst" es mayor a 6 columnas la latencia en un módulo DDR266 CAS2 será menor q la latencia en un módulo DDR400 CAS 4 (es un caso un tanto exagerado, pero recordad q los módulos DDR2 alcanzan latencias realmente grandes, y q ya hay módulos DDR con latecias 1,5).. Por tanto no solo importa la frecuencia a la q trabaje un módulo de memoria (rapidez con que se transmiten los datos por el bus y número de ciclos por segundo a los q opera), si no también los tiempos de latencia del módulo..

Más Consideraciones:
Los tiempos latencia no solo aparecen a la hora de la duración de las señales de memoria.
También hay q tener en cuenta la relación entre FSB y Frecuencia de Memoria..

UN POCO DE ARQUITECTURA:
En un placa base "a groso modo" hay varios elementos q se relacionan. Todos ellos lo hacen a través de un elemento q arbitra las comunicaciones, el chipset, este está formado típicamente por dos partes, el Puente Norte y el Puente Sur.

El puente sur Norte regula el trafico de datos entre el Microprocesador, la memoria Ram y el bus AGP, a su vez recoge los datos procedentes del puente sur.

El puente sur regula el tráfico procedente, de los canales IDE, SATA(si lo hubiera), Slots PCI, Puertos (PS2, USB, etc..), y lo dirige hacia el puente norte..



Aquí se ve el esquema de un Chipset SIS748 para microprocesadores AMD Athlon (el esquema sería análogo para casi cualquier otro chipset del mercado, aunq con los nuevos AMD64 el esquema sí sufre variaciones significativas)

El chip SiS748 sería el Puente Norte, y el SiS963L el Puente Sur.

Como se ve en el esquema el MicroProcesador se comunica con el puente norte a través del FSB, y este tiene una frecuencia..
Siguiendo con el caso de micros AMD, tenemos q para Athlons (con núcleos Palomino o ThroughBred) el FSB es de 266 Mhz (aunq han sacado un 2600+ a 333) Para Núcleos Barton hay versiones con 333 y 400

A su vez el Puente norte se comunica con los módulos RAM lo hace con la frecuencia con la q operan, 200, 266, 333, 400, etc..

¿Qué ocurre si el FSB y la frecuencia de la memoria no coinciden?, en este caso, se dice q los buses trabajan de forma asíncrona, y el puente norte debe realizar una sincronización entre ellos. El esfuerzo de sincronización genera una nueva latencia.. (en el peor de los casos el bus de memoria se limita a esperar añadiendo ciclos de espera, al FSB)

Los chipsets actuales, están optimizados para trabajar de forma síncrona, es decir con FSB y frecuencia de memoria iguales, de tal forma q no haya q realizar ninguna sincronización y no se añadan tiempos de latencia..

Por ello, y debido al hecho de que al aumentar la frecuencia de los módulos de memoria, el número de cíclos de las señales tb. tiende a aumentar (salvo q pagues un pastón por módulos buenos), resulta mejor en términos de rendimiento (y de pasta) el tener módulos de memoria q trabajen a la misma frecuencia del FSB del microprocesador y tengan latencias bajas, q tener módulos más rápidos con latencias mayores.

Aquí van un par de ejemplos de lo que digo:
Enlace 1 - Tom´s HardWare (inlgés)
Enlace 2 - Tom´s HardWare (Inglés)

OPTIMIZACIÓN DE TIEMPOS DE LATENCIA:
Al configurar los buses como síncronos para evitar la latencia de sincronización, podemos encontrarnos en el caso de tener nuestros módulos de memoria trabajando por debajo de su velocidad nominal.

Consideremos lo siguiente:
Si tuviesemos un módulo CAS2,5 RAS3 PRECHARGE3 ACTIVE6 2,5-3-3-6

Las duraciones de un cíclo de reloj para cada módulo son:
DDR266: 1/133*10^6 = 7,5nanoSegs
DDR333: 1/166*10^6 = 6nanoSegs
DDR400: 1/200*10^6 = 5nanoSegs
Al tener mayor cantidad de cíclos por segundo, la duración de cada cíclo disminuye.. Se ve claro, ¿no?

Pues bien, si en vez de hablar en términos relativos (cíclos q duran las señales), hablamos en terminos totales (duración en tiempo de las señales), tendríamos:
DDR266: 7,5nS * 2,5-3-3-6 ---> 18,75 - 22,5 - 22,5 - 45
DDR333: 6nS * 2,5-3-3-6 ---> 15 - 18 - 18 - 36
DDR400: 5nS * 2,5-3-3-6 ---> 12,5 - 15 - 15 - 30

Es decir, q para una misma duración en cíclos cuanto más rapida sea la memoria tendrá mayor número de cíclos por unidad de tiempo, y por tanto los cíclos son mas cortos. Asiq su latencia es menor q en un módulo más lento de las mismas características para las señales..

La utilidad de todo esto, es pensar no en términos de cíclos por señal (q es lo q se configura en el BIOS) si no en duración total.. Y de esa forma se puede pensar q si una memoria fuese DDR333 y un micro va a 266. Al configurarlos como síncronos, habría q ponerle a la memoria el número de cíclos q se ajusten a las duraciones en tiempo q admita para las señales..

Y de esta forma se puede ver que:
15/7,5 = 2 (en vez de 2,5)
18/7,5 = 2,4 (en vez de 3)
36/7,5 = 4,8 (en vez de 6)

Asi q si se reduce la velocidad de la memoria para sincronizarla al FSB (cosa q te optimiza el rendimiento), se debe reducir tb. los cíclos de las señales de memoria.. En realidad esto no fuerza la memoria, ya q solo adapta el número de cíclos para q las señales duren la misma cantidad de tiempo (o la más proxima).

CASO PRÁCTICO:
Para terminar, un comentario práctico, sobre cómo se refleja todo esto en el Setup del BIOS en un par de placas base.

He elegido dos placas de diferente marca, con distinto chipset y distinta marca de fabricante del BIOS

Ejemplo1: ASUS A7S333
-Chipset: SiS745
-BIOS: AMI
Manual en PDF Aquí

En la página 59 del Manual (75 del PDF) están comentados los parámetros de duración de las señales:

SDRAM Configuration [User Defined / By SPD]: primero comentar q la memoria lleva información sobre sí misma (dada por el propio fabricante) en ella se detallan los tiempos de las señales asi como su frecuencia de funcionamiento, de tal forma q funcione de forma estable. A estos valores se puede acceder a través del SPD (Serial Presence Detect) si se pone esa opción se dejarán los valores dados por el Fabricante. Mediante User defined se pueden poner valores diferentes (o no)

SDRAM CAS Latency: se refiere a la duración en ciclos de la Señal CAS (dice exactamente q es el retardo entre en comando de lectura (q sucede cdo se ha localizado la fila en la q leer o sea después de una señal RAS), y el momento en q el dato se encuentra disponible en el bus).. Traducido, lo q tarda en localizarse una columna dentro de una fila

SDRAM RAS to CAS Delay: se refiere a la duración en ciclos de una señal RAS (dice exactamente q es el retardo entre una señal ACTIVE y el comando Lectura/escritura, q sucede una vez localizada la fila dentro del banco).. Traducido significa lo q tarda en localizarse una fila dentro de un banco

SDRAM RAS PRECHARGE Time: duración en ciclos de una señal PRECHARGE (dice exactamente q son los ciclos q deben pasar después de realizar una señal PRECHARGE)

SDRAM RAS ACTIVE Time: duración mínima en ciclos de una señal ACTIVE (dice exactamente q son los ciclos q deben pasar tras realizar una señal ACTIVE)

Ejemplo2: Abit NF7 - S
-Chipset: nVidia nForce2
-BIOS: Award
Manual en PDF aquí

En la página 4-15 del manual (78 del PDF) están comentados los parámetros en esta placa.

Memory timings : [Optimal/Aggressive/Expert] siendo Optimal el equivalente a By SPD, Aggressivve (una configuración q da la palca) y Expert Definidos por el Usuario.

Row-Active-Delay: es la duración de la señal ACTIVE (dice exactamente q es la duración mínima en ciclos desde una señal ACTIVE hasta una señal PRECHARGE al mismo banco)

Row-to-Cas-Delay: es la duración de la señal RAS (dice exactamente q es el periodo entre ACTIVE y comando lectura/escritura, q sucede cuando se localiza la fila).. O sea el tiempo entre ACTIVE y CAS (q es la duración de la señal RAS)

Row-Precharge-Delay: duración de la señal PRECHARGE (dice exactamente q son los ciclos de espera tras una señal PRECHARGE)

CAS Latency Time: duración de la señal CAS (dice exactamente q puedes elegir los ciclos de la latencia CAS dependiendo de las especificaciones de tu memoria)

..Bueno pues creo q ya no me dejo nada en el tintero, solo decir que me he pegado unas 2 horas entre escribir, y buscar Direcciones para este artículo.

Espero q os sirva de ayuda y aclare algunas dudas..

..Un Saludo..
2800+@3700+ (185x13) // Abit NF7-S v2.0// 2x512MB DDR400@370 2-3-3-8@11


Ultima edición por rutger el Jue, 09 Feb 2006 6:06 pm, editado 18 veces
Volver arriba
Ver perfil de usuario Enviar mensaje privado
control
modder
modder



País:
Sexo:
Registrado: 26 octubre 2002
Mensajes: 380
Ubicación: Madriles

MensajePublicado: Mie, 29 Oct 2003 4:06 am    Asunto: NOTA: explicación de Tiempos de Latencia Responder citando

Joder tioo te aburrias o ke? joder ke artada a escribir....

No me lo leido por vageria....pero weno

Un salud!!!
[url=http://www.hardcore-modding.com/modules.php?name=Forums&file=viewtopic&t=9957]NORMAS DE USO DE LOS AVATARES Y FIRMAS EN EL FORO[/url]
Volver arriba
Ver perfil de usuario Enviar mensaje privado Visitar sitio web del autor MSN Messenger
Habishu
modder
modder



País:
Sexo:
Registrado: 23 diciembre 2002
Mensajes: 657
Ubicación: Ande andará......?

MensajePublicado: Mie, 29 Oct 2003 4:35 am    Asunto: NOTA: explicación de Tiempos de Latencia Responder citando

Menudo tratado de la memoria RAM que nos has hexo tio!!! pero he de reconocer que lo has explicado bastante bien (si, he tenido los webos de leermelo entero ) Es más, me lo he copiado por si en algun trabajo que tengo que exponer mas adelante me tocase hacerlo sobre ello... jeje
(este es el segundo post de la tarde que veo, en el que alguien tenia ganas de escribir, vease "Reobus de 7 canales" )

Y que conste que ambos post estan de lo mas currados
<p align="center"><img border="0" src="file:///C:/firma.JPG" width="347" height="73"></p>
Volver arriba
Ver perfil de usuario Enviar mensaje privado
kulebra
modder
modder



País:
Sexo:
Registrado: 15 abril 2003
Mensajes: 911
Ubicación: Barakaldo, Bizkaia

MensajePublicado: Mie, 29 Oct 2003 5:07 am    Asunto: NOTA: explicación de Tiempos de Latencia Responder citando

asi da gusto, cada dia me engancho mas a la page
Volver arriba
Ver perfil de usuario Enviar mensaje privado Visitar sitio web del autor
espoir
modder
modder



País:
Sexo:
Registrado: 25 octubre 2003
Mensajes: 10

MensajePublicado: Mie, 29 Oct 2003 5:58 am    Asunto: NOTA: explicación de Tiempos de Latencia Responder citando

Joder, rutger me has dejado totalmente anonadada, pero creo que me he perdido un poco, verás.
Me he quedado en que si la frecuencia del FSB del microprocesador es más baja que la de los módulos, además de haberme gastado un pastón en ram me va mas lento?, pues vaya estafa. Yo pensaba que mientras mas corriera la memoria más rápido iba...
Por cierto, podrías explicarme en a penas cinco lineas que es la latencia de memoria?, porque.. lo que decías del micro, del módulo de memoria y del puente norte del chipset también era latencia no?

Enhorabuena por tu explicación, así da gusto.
esperanza
Volver arriba
Ver perfil de usuario Enviar mensaje privado
NaIKoN
modder
modder



País:
Sexo:
Registrado: 09 octubre 2002
Mensajes: 561
Ubicación: MadSud

MensajePublicado: Mie, 29 Oct 2003 12:07 pm    Asunto: NOTA: explicación de Tiempos de Latencia Responder citando

Uhmm, felicidades por el articulo, me lo he leido entero, y aunque todaavia estoy procesando datos (joder, son las 7 de la mñn xDD), has explicado muuchas cosas, jjeje.
¿porque no propones a autist que te lo publique como una guia? Asi no se perderia y tendria mucha mas difusion....

Byez!
Volver arriba
Ver perfil de usuario Enviar mensaje privado Visitar sitio web del autor MSN Messenger
rutger
Moderador
Moderador



País:
Sexo:
Registrado: 12 septiembre 2003
Mensajes: 2032
Ubicación: ..Burgos..

MensajePublicado: Mie, 29 Oct 2003 12:21 pm    Asunto: NOTA: explicación de Tiempos de Latencia Responder citando

espoir.. No se trata de q te vaya más lento, se trata de q no te va mucho más rápido.. ya q el chipset tiene q hacer un esfuerzo de sincronización entre ambos buses y eso le lleva un tiempo (otra latencia)

Por eso digo q es más conveniente tener modulos sincronos a tu FSB y con latencias bajas (pq asi la relación Rendimiento/Precio es óptima)

De todas formas sí es cierto los módulos DDR400 dan un rendimiento en la mayoría de los casos incluso MENOR a los DDR333 (con chipsets anteriores a los SiS748, nVidia nForce2 Ultra 400, Via KT600, q incluyen optimizaciones para esa frecuencia).. Mira el 1er artículo de Tom´s HardWare (no encontré algo parecido en Castellano por eso puse un artículo en Inglés), de todas formas los gráficos hablan por si solos y no necesitan traducción

LATENCIA en pocas palabras: latencia son tiempos de espera.. o sea si la función de la memoria es acceder a los datos que se almacenan en ella, latencia sería el tiempo necesario para acceder a esos datos..

Por otro lado Latencia de sincronización sería el tiempo que transcurre desde q la información está disponible en el bus de memoria hasta q está disponible en el FSB..

Espero habértelo aclarado

..Un Saludo..


Ultima edición por rutger el Mar, 27 Abr 2004 3:25 pm, editado 2 veces
Volver arriba
Ver perfil de usuario Enviar mensaje privado
rutger
Moderador
Moderador



País:
Sexo:
Registrado: 12 septiembre 2003
Mensajes: 2032
Ubicación: ..Burgos..

MensajePublicado: Mie, 29 Oct 2003 12:42 pm    Asunto: NOTA: explicación de Tiempos de Latencia Responder citando

Lo de hacerlo guía.. pues no se, si Autist(o algún moderador) lo lee y le parece q se pueda hacer una guía con ello, q me diga q tengo q hacer (pq no se)

De todas formas en ese caso me podría currar un par de gráficos más para aclarar la explicación asi de forma gráfica..

Además me falta hablar de otra latencia referente al Puente Sur (pero eso esta tarde q ahora me tengo q ir a currar y ayer estaba ya un tanto saturado)

De todas forams sí es cierto q casi todos los conceptos he tenido q investigarlos por mí mismo (en mi asignatura de Mantenimiento de Equipos Informáticos 3º de I.T.I.G. se trataba el tema de forma mucho más superficial), y me ha costado bte encontrar información sobre el tema para entenderlo yo mismo y luego poder contarlo.. Por eso me animé a publicar ese tocho por si alguien busca información sobre el tema lo tenga algo más facil (yo hubiera matado por un artículo q explicase lo q he procurado explicar yo)

..Un Saludo y Gracias..


Ultima edición por rutger el Vie, 09 Abr 2004 4:48 pm, editado 2 veces
Volver arriba
Ver perfil de usuario Enviar mensaje privado
DeMoNiX
modder
modder



País:
Sexo:
Registrado: 30 noviembre 2002
Mensajes: 1110
Ubicación: /home/demonix

MensajePublicado: Mie, 29 Oct 2003 2:30 pm    Asunto: NOTA: explicación de Tiempos de Latencia Responder citando

boSSs tas botao escribiendo ... espues cuando enga de clase me lo leo a ver de ke va ... pero por las molestias Gracias !!! espues le exaré un vistazo

Salu2
<img width=400 src="http://usuarios.lycos.es/demonix666/Hardcore-modding/Firma.gif">
[b:42d5c1c1a5]Linux User : # 352545[/b:42d5c1c1a5]
Volver arriba
Ver perfil de usuario Enviar mensaje privado Visitar sitio web del autor MSN Messenger
Husillos
modder
modder



País:
Sexo:
Registrado: 29 marzo 2002
Mensajes: 1
Ubicación: ¿Donde estoy? seguroq frente a un Pc, pero donde está este p

MensajePublicado: Mie, 29 Oct 2003 9:12 pm    Asunto: NOTA: explicación de Tiempos de Latencia Responder citando

Sin lugar a dudas es un articulo muy extenso y explicativo.

Comentas q te falta aun algo por terminar, si quieres acabarlo y mandarlo te lo publico en la seccion articulos junto con otro q estoy preparando yo sobre el serial ata....


Salu2
Volver arriba
Ver perfil de usuario Enviar mensaje privado Visitar sitio web del autor
rutger
Moderador
Moderador



País:
Sexo:
Registrado: 12 septiembre 2003
Mensajes: 2032
Ubicación: ..Burgos..

MensajePublicado: Mie, 29 Oct 2003 9:30 pm    Asunto: NOTA: explicación de Tiempos de Latencia Responder citando

Ok.. esta tarde voy a andar algo liado, pero voy a ver si saco tiempo para terminarlo..

De todas formas releyéndolo he visto un par de erratas, ya me dirás q tengo q hacer para hacerte llegar una versión completa, y corregida

..Un Saludo..


Ultima edición por rutger el Vie, 09 Abr 2004 4:52 pm, editado 1 vez
Volver arriba
Ver perfil de usuario Enviar mensaje privado
Husillos
modder
modder



País:
Sexo:
Registrado: 29 marzo 2002
Mensajes: 1
Ubicación: ¿Donde estoy? seguroq frente a un Pc, pero donde está este p

MensajePublicado: Mie, 29 Oct 2003 10:18 pm    Asunto: NOTA: explicación de Tiempos de Latencia Responder citando

Si quieres puedes mandar a autist@hardcor.... el texto con las posibles imagenes q queiras.
Puedes mandarlo en un .doc y ma me encargo yo de maquetarlo a html

Salu2
Volver arriba
Ver perfil de usuario Enviar mensaje privado Visitar sitio web del autor
rutger
Moderador
Moderador



País:
Sexo:
Registrado: 12 septiembre 2003
Mensajes: 2032
Ubicación: ..Burgos..

MensajePublicado: Jue, 30 Oct 2003 2:01 am    Asunto: NOTA: explicación de Tiempos de Latencia Responder citando

Bueno, lo prometido es deuda, y en cuanto a latencias dije q hoy añadiría algo más.. Así que aquí va..

Lo primero voy a dar una redefinición sobre el concepto de latencia q dí ayer (y q me parece más correcta)..

En informática el Término latencia se refiere al periodo de tiempo durante el cual se necesita un recurso, pero este aún no está disponible..

Por tanto la latencia de Memoria se refiere al periodo durante el cual se necesita un dato pero aún no está disponible (pq se está buscando)

La latencia de sincronización se refiere al periodo durante el cual se necesita un dato en el FSB pero aún está en el bus de memoria (mientras el chipset realiza la sincronización entre los buses). Si los buses ya fuesen síncronos (trabajando a igual frecuencia) esta latencia desaparece.

La latencia total desde q se necesita un dato en la CPU hasta q se tiene sería la suma de ambas (hay más latencias por medio pero estas son las principales)

Un concepto nuevo, es la latencia PCI, q a muchos usuarios os estará creando problemas (sin q quizás lo sepáis aún)..

Voy a volver sobre el esquema de la arquitectura de un chipset (en este caso un VIA Apollo KT333)



En la imagen se ve cómo los slots PCI se comunican con el Puente Sur a través del Bus PCI, típicamente un dispositivo PCI trabaja con una frecuencia de 33 Mhz.. y todos los dispositivos en ranuras PCI comparten el mismo Bus..

Cuando un dispositivo solicita el uso del Bus PCI para transmitir (o recibir), debe esperar a q esté libre y le sea asignado.
Una vez en su poder lo usa para su transmisión, hasta q la concluye o hasta q el puente sur le ordena q lo libere (pq lo necesite otro dispositivo).. Pero transcurre un tiempo desde la orden de liberación del Bus (o desde la finalización de la transmisión) hasta q realmente éste queda libre..

Ese tiempo se conoce como latencia PCI, su consecuencia principal es q si la latencia PCI es grande, los dispositivos q usan el bus deben hacer cola para poderlo usar, y ello deriva en un rendimiento menor.

La elección del esquema de un chipset VIA para esta explicación no es aleatoria, ya q hace unos años(a principios del 2001) se detectó un problema en las placas base con chipset de VIA, conocido como el bug686B.

La consecuencia de este Bug era q cdo el bus PCI se encontraba ocupado, se detectaba corrupción de datos transfiriéndose entre los canales IDE.
Es decir si por ejemplo se hace una copia de CD desde datos contenidos en el disco duro en un canal IDE, hasta la grabadora en otro canal IDE, estando el bus PCI ocupado, podía darse corrupción de datos, incluso reinicios o cuelgues.
Este fallo afecta a todas aquellas placas base con chipset VIA q tengan un Puente Sur con nombre acabado en 686B.

Afortunadamente hay un parche para atenuar (ya q no da una solución total, pero algo es algo) a este problema, así como a otros defectos de los ""maravillosos"" (y he puesto dos comillas pero podría haber puesto 20) chipsets de VIA..
Lo podéis bajar desde aquí: Página de George Breese los q tengáis un chipset VIA (tanto para AMD como Pentium). En la documentación de la página encontráis información sobre lo q hace el parche, y q defectos corrige (o más bien atenúa).

Siguiendo con la latencia PCI, como dije antes el Bus PCI trabaja a una frecuencia de 33 Mhz, con lo cual la duración de un ciclo será muy grande (en comparación con la duración de un ciclo de reloj de memoria).

1/33*10^6 = 3*10^-8
En comparación con los ciclos de memoria q eran del orden de 10^-9 es una duración muy grande.

Por tanto si se tienen muchos dispositivos PCI (aunq sean integrados) podemos llegar a una situación en la q se encuentren haciendo cola.
Al menos en circunstancias de elevada carga de trabajo, por ej. si tengo una tarjeta "sintocinadora" de TV funcionando (tb. lo está la de sonido para q escuche al señor q presenta los informativos), y la tarjeta de Red chupando de la ADSL, se puede llegar a un pico de carga (la situación empeoraría si además tuviese una tarjeta de Video antigua en PCI, o más tarjetas funcionando)

REDUCCIÓN PRÁCTICA DE LA LATENCIA PCI:
De nuevo recurro a los manuales de las placas base de ayer (podéis descargarlos desde los enlaces q di en el 1er post) bueno va, los repito

Placa Base1: ASUS A7S333
-Chipset: SiS745
-BIOS AMI
Manual PDF ASUS - A7S333

En la página 63 del manual (79 del PDF) aparece la opción de configuración de latencia PCI.

PCI Latency Timer: en ese menú se puede configurar el número de ciclos para q un dispositivo PCI libere el BUS (por defecto 32). En el manual dice q se deje en 32 para mejor estabilidad y rendimiento (y yo me pregunto, si es el mejor valor posible para q carajo dan la posibilidad de cambiarlo??) el caso es q yo en mi placa lo he reducido (1º a 16 y al ver q todo iba estable a 8 ) y aunq no he encontrado benchmarks sobre el rendimiento de varias tarjetas PCI trabajando simultáneamente, teóricamente DEBE haber una ganancia en el rendimiento.

Placa Base2: Abit NF7 - S
-Chipset: nVidia nForce2
-BIOs: Award
Manual PDF Abit - NF7-S

En las páginas 4-26 y 4-28 (90 y 92 del PDF respectivamente) aparece la opción de configuración de latencia PCI en esta placa (en la primera la imagen de cómo es la opción el BIOS, en la segunda la explicación)

PCi Latency timer: esta placa deja elegir valores entre 0 y 255 ciclos siendo 32 el valor por defecto tb. En el manual dice q están disponibles valores decimales entre 0 y 255, con 32 como valor por defecto. Esta opción te deja seleccionar el retardo de latencia PCI. Lo cual significa , q puedes seleccionar cuantos ciclos quieres que dure esa latencia.

Mi recomendación: si el BIOS de vuestra placa base os deja bajar este valor, probad a reducirlo a al mitad del q tenga, si todo va estable, de nuevo reducid la mitad (así hasta donde llegue).

..Bueno pues eso es todo sobre la Latencia PCI, espero q los artículos no hayan sido demasiado indigestos y os hayan podido ayudar en algo..

..Un Saludo a la peña del Foro desde Burgos..

P.D: Autist, dame un poco de tiempo para juntar ambos artículos, añadir algún gráfico, corregir un par de erratas (y posiblemente cambiar alguna cosilla) y te lo envío Ok?.. Salud2
2800+@3700+ (185x13) // Abit NF7-S v2.0// 2x512MB DDR400@370 2-3-3-8@11


Ultima edición por rutger el Jue, 07 Oct 2004 10:26 pm, editado 8 veces
Volver arriba
Ver perfil de usuario Enviar mensaje privado
Husillos
modder
modder



País:
Sexo:
Registrado: 29 marzo 2002
Mensajes: 1
Ubicación: ¿Donde estoy? seguroq frente a un Pc, pero donde está este p

MensajePublicado: Jue, 30 Oct 2003 2:44 am    Asunto: NOTA: explicación de Tiempos de Latencia Responder citando

Tranquilo, cuando la tengas lista me la mandas al mail y yata...

Salu2
Volver arriba
Ver perfil de usuario Enviar mensaje privado Visitar sitio web del autor
TSpark
modder
modder



País:
Sexo:
Registrado: 20 noviembre 2002
Mensajes: 714
Ubicación: Valencia

MensajePublicado: Jue, 30 Oct 2003 7:43 am    Asunto: NOTA: explicación de Tiempos de Latencia Responder citando

vaya tela! gracias por currarte "el articulo" ,he aprendido mucho , bueno , me atrevo a decir que hemos aprendido mucho todos los que paseamos por esta web.
Muy bueno,si señor!
P4 3000@3750 (15x250); 2x512MB A-DATA500 (2'5-3-3-5); X800Pro 256DDR3 1Ghz; 2x40GB Seagate; RaidMax 500W; SBLive! 24bits 5.1; RL 90% casera terminada y a esperas de postear fotos.
Volver arriba
Ver perfil de usuario Enviar mensaje privado
Mostrar mensajes de anteriores:   
Publicar nuevo tema   Responder al tema    Foros de discusión -> Hardware Todas las horas son GMT + 2 Horas
Ir a página   
Página 1 de 5

 
Cambiar a:  

Powered by phpBB.


Este sitio no se hace responsable de ningún daño que cause en su ordenador con la información que en el se expone.Todos los productos y marcas están registrados por sus respectivos propietarios. Prohibida la reproducción total o parcial de los textos e imagenes de esta web sin el consentimiento expreso de su autor.
Hardcore-Modding.com 2001-2019 Los comentarios son propiedad de sus autores (ya sean anonimos o registrados).
Portal basado en NukeET, RSS
Página Generada en: 0,197 segundos

π